Project Description
Designing with VHDL
VHDL 문법 이해를 통한 FPGA 로직 구현
교육 대상
- 기본적인 디지털 논리 이해 지식이 있는 엔지니어
- HDL 기본 문법을 통해 FPGA의 동작 이해가 필요한 엔지니어
교육 과정
- Software Tool : Vivado
- Hardware: FPGA Starter Kit3
- Textbook: Designing with VHDL
교육 목표
- VHDL HDL 문법 이해
- 테스트 벤치 작성 이해를 통한 Simulation이해 및 실습
- HDL 이해를 통한 디지털 논리 구조의 이해
강의 개요
- 본 과정은 FPGA의 기본 이해를 바탕으로 한 HDL(VHDL/Verilog)중 VHDL 문법을 이해하고 실습하는 코스입니다.
- 논리적인 VHDL 이해뿐만 아니라 Library이해 및 Simulation을 하기 위한 Testbench 작성에 대한 내용을 교육합니다.
| 이론 | 실습 | |
|---|---|---|
| 1일차 |
|
|
| 2일차 |
|
|
| 3일차 |
|
|