Memory Interface 디자인 설계2019-03-06T18:41:48+09:00

Project Description

Memory Interface 디자인 설계

교육 대상

  • Xilinx FPGA와 DDR 메모리를 연결하여 사용해야 하는 엔지니어

교육 과정

  • Software Tool : Vivado
  • Hardware : FPGA Starter Kit3, KC705
  • Textbook : How to Design a High-Speed Memory Interface

교육 목표

  • FPGA와 DDR 메모리 인터페이스 이해
  • MIG를 통한 FPGA와 DDR 메모리 인터페이스 구성
  • MIG 디자인 Simulation 및 디버깅

강의 개요

  • 본 과정은 Xilinx에서 제공하는 MIG(Memory Interface Generator) 메모리 컨트롤러의 전반적인 이해를 바탕으로 사용자 디자인 구성 이해 및 적용, 검증을 제공합니다.
  • FPGA를 기반하여 설계 시 메모리의 부족을 해결하기 위해서 외부 DDR 메모리를 연결하여 사용하게 됩니다.
이론 실습
1일차
  • FPGA의 이해
  • 메모리의 이해
  • DDR 메모리의 이해
  • FPGA 메모리 컨트롤러 이해
  • MIG Core 생성 실습
  • MIG 디자인 시뮬레이션 실습
2일차
  • MIG Overview 및 구성 이해
  • MIG 디자인 Simulation 이해
  • MIG 디자인 Implementation 이해
  • 메모리 인터페이스 테스트 및 디버깅 이해
  • MIG 디자인 Implementation 실습
  • MIG 디자인 디버깅 실습
  • Vivado IPI이용 MIG 구성 실습
X