Vivado® HLS를 이용한 C/C++ 기반의 FPGA 설계

교육 대상

교육 과정

교육 목표

강의 개요

본 과정은 C기반의 코드를 Vivado® HLS 소프트웨어를 이용하여 FPGA로 적용 가능한 HDL로 전환하는 내용을 이해하는 수업입니다.
순차 구조의 C 코드를 병렬 구조의 HDL 형태로 변환하기 위한 개념과 퍼포먼스 향상을 위한 Language 전환 옵션의 이론과 실습을 진행합니다. 그리고 검증을 위한 C 코드 또는 변환된 RTL을 이용한 Simulation과 사용 인터페이스의 블록 이해를 기반한 인터페이스 구성을 알아보고 실습합니다.

	이론	실습
1일차	Vivado HLS 소개 Vivado HLS Flow 이해 Vivado HLS 커맨드라인 인터페이스 이해 Vivado HLS이용 latency 최적화	Vivado HLS Flow 이해 및 구성 실습 Vivado HLS CLI Flow 이해 및 실습 Unrolling 최적화 구성 실습
2일차	Vivado HLS의 Throughput 최적화 Vivado HLS의 배열 최적화 Vivado HLS의 Area 최적화 Vivado HLS의 C코드 이해	Throughput 최적화 구성 실습 Memory 최적화 구성 실습 시스템 통합 구성 실습 행렬 곱셈 구성 실습