◆ 교육명

ZYNQ 임베디드 리눅스 & 드라이버 구성 실습

◆ 교육 대상

Vivado Design을 이용한 FPGA 설계 경험자
Xilinx ZYNQ® SoC 개발에 PetaLinux 기반의 PS 프로세서 설계를 하고 싶은 엔지니어

◆ 교육 과정

Software Tool : PetaLinux, Vivado (Linux Edition)
Hardware : ZYNQ Starter Kit
Textbook : Embedded Design with PetaLinux Tools

◆ 교육 목표

임베디드 리눅스의 개발 환경과 드라이버 구조 이해
리눅스 커널 포팅과 컴파일 수행
Vivado를 이용한 Cortex-A ARM 프로세서 기반의 SoC 설계
사용자 정의 IP설계 및 해당 IP 제어 드라이버 구축

◆ 강의 개요

본 수업은 Petalinux의 구성 이해를 통한 Petalinux 이미지를 구성하여 PetaLinux OS를 올려 동작 시키는 수업이다. 
ZYNQ 및 프로세서의 동작 이해를 기반으로 ZYNQ 및 MPSoC에 PetaLinux를 구성할 수 있도록 한다.

◆ 교육명

ZYNQ® SoC(System on a Chip) Architecture 이해 및 설계

◆ 교육 대상

Vivado를 이용한 FPGA 설계 경험자

ZYNQ 제품 군의 개발 환경을 이해해야 하는 엔지니어

ZYNQ 디바이스를 사용하여 칩에서 시스템을 설계하고자 하는 엔지니어

◆ 교육 과정

Software Tool : Vivado, SDK(Software Defined Development)

Hardware : ZYNQ Starter Kit

Textbook : ZYNQ All Programmable SoC System Architecture

◆ 교육 목표

ZYNQ 디바이스의 PS(Processing System)와 PL(Programmable Logic) 구성 이해

ZYNQ® MPSoC 아키텍쳐 이해를 바탕으로 한 디자인 구성

Vivado 환경에서의 ZYNQ Configuration 및 디버깅 이해

◆ 강의 개요

Xilinx에서 ZYNQ® MPSoC 개발을 위해 제공하는 Vivado 및 SDK S/W 환경 이해를 바탕으로 ARM과 FPGA SoC 시스템 구현을 위한 디자인 구성을 실습합니다.
ZYNQ® SoC 레벨 최적의 Xilinx Artix-7 FPGA와 Cortex-A9 Dual Core Processor 기반 PS 및 PL에 대한 연결과 각각의 기능 수행 차이에 대해 알아봅니다.

◆ 교육명

 Vivado® HLS를 이용한 C/C++ 기반의 FPGA 설계

◆ 교육 대상

C 및 FPGA 사용 경험이 있는 H/W 또는 S/W 설계자

◆ 교육 과정

Software Tool : Vivado® HLS

Textbook : C-based Design High-Level Synthesis with Vivado HLx

◆ 교육 목표

Vivado® HLS 사용 Flow 이해 및 FPGA에 적용 이해

Vivado® HLS 이용 사용 목적에 맞는 옵션 이해

디자인 블록의 인터페이스 이해를 통한 디자인 구성

◆ 강의 개요

본 강의는 C기반의 코드를 Vivado® HLS 소프트웨어를 이용하여 FPGA로 적용 가능한 HDL로 전환하는 내용을 이해하는 수업입니다.
순차 구조의 C 코드를 병렬 구조의 HDL 형태로 변환하기 위한 개념과 퍼포먼스 향상을 위한 Language 전환 옵션의 이론과 실습을 진행합니다.
그리고 검증을 위한 C 코드 또는 변환된 RTL을 이용한 Simulation과 사용 인터페이스의 블록 이해를 기반한 인터페이스 구성에 대해 알아보고 실습합니다.