Education Center
VHDL HDL
교육명 | VHDL HDL |
---|---|
교육 일수 | 3 일 |
교육 대상 | VHDL HDL을 이용하여 FPGA 로직 구현을 해야 하는 엔지니어 |
교육 내용 | VHDL HDL 문법 이해, 구조적 모델링 이해를 통한 HDL의 병렬 로직 구조의 이해, 로직 검증을 위한 시뮬레이션의 이해 실습 |
Verilog HDL
교육명 | Verilog HDL |
---|---|
교육 일수 | 3 일 |
교육 대상 | Verilog HDL을 이용하여 FPGA 로직 구현을 해야 하는 엔지니어 |
교육 내용 | Verilog HDL 문법 이해, 구조적 모델링 이해를 통한 HDL의 병렬 로직 구조의 이해, 로직 검증을 위한 시뮬레이션의 이해 실습 |
Xilinx 7-series 설계를 위한 Vivado Design 활용 실습
교육명 | Xilinx 7-series 설계를 위한 Vivado Design 활용 실습 |
---|---|
교육 일수 | 3 일 |
교육 대상 | Xilinx FPGA를 사용해야 하는 엔지니어 |
교육 내용 | Vivado Design을 이용하여 Xilinx 디바이스를 사용하기 위한 Simulation 이해와 FPGA 동작 실습 |
Vivado® HLS를 이용한 C/C++ 기반의 FPGA 설계
교육명 | Vivado® HLS를 이용한 C/C++ 기반의 FPGA 설계 |
---|---|
교육 일수 | 2 일 |
교육 대상 | C, C++등을 이용하여 FPGA를 설계하고자 하는 H/W 또는 S/W 설계자 |
교육 내용 | HLS 동작 개념, 인터페이스 블록 개념, 퍼포먼스 향상을 위한 옵션 선택 이해 |
SDSoC를 활용한 ZYNQ 가속 디자인 설계
교육명 | SDSoC를 활용한 ZYNQ 가속 디자인 설계 |
---|---|
교육 일수 | 2 일 |
교육 대상 | ZYNQ디바이스를 이용하여 임베디드 기반의 로직에 H/W 가속디자인을 구현해야 하는 엔지니어 |
교육 내용 | SDSoC 개발 Flow 이해, SDSoC 개념 이해 통한 가속 디자인 구성, 가속 디자인 구성 시 유의사항 |
MATLAB®을 이용한 FPGA 설계 및 DSP 디자인 실습
교육명 | MATLAB®을 이용한 FPGA 설계 및 DSP 디자인 실습 |
---|---|
교육 일수 | 2 일 |
교육 대상 | System Generator를 이용하여 Xilinx 디바이스에 DSP 디자인을 적용하고 싶은 엔지니어 |
교육 내용 | Sysgen 개발 환경 이해, Xilinx Blockset 이해, 디자인 검증을 위한 H/W in Loop 이해 및 실습 |
Vivado Design을 사용한 Xilinx UltraScale+ 설계 응용 실습
교육명 | Vivado Design을 사용한 Xilinx UltraScale+ 설계 응용 실습 |
---|---|
교육 일수 | 2 일 |
교육 대상 | UltraScale 디바이스 제품 군으로 설계하고자 하는 엔지니어 |
교육 내용 | Vivado Design으로 UltraScale+을 사용하기 위한 Simulation이해와 FPGA 동작 실습 |
ZYNQ 임베디드 리눅스 & 드라이버 구성 실습
교육명 | ZYNQ 임베디드 리눅스 & 드라이버 구성 실습 |
---|---|
교육 일수 | 3 일 |
교육 대상 | Xilinx Zynq® SoC 개발에 PetaLinux 기반의 PS 프로세서 설계를 하고 싶은 엔지니어 |
교육 내용 | 임베디드 리눅스 구성요소, 오픈소스 구성 요소 사용, 네트워크 구성 요소 및 리눅스 플랫폼용 디버깅 옵션 소개 |
Zynq® SoC Architecture 이해 및 설계
교육명 | Zynq® SoCArchitecture 이해 및 설계 |
---|---|
교육 일수 | 2 일 |
교육 대상 | ZYNQ 디바이스를 사용하여 칩에서 시스템을 설계하고자 하는 엔지니어 |
교육 내용 | ZYNQ/MPSoC PS이해 및 사용, PS/PL 인터페이스 이해 및 구성실습, ZYNQ/MPSoC 다운로드 이해 및 실습 |
Memory Interface 디자인 설계
교육명 | Memory Interface 디자인 설계 |
---|---|
교육 일수 | 2일 |
교육 대상 | FPGA에 DDR 인터페이스를 사용해야 하는 엔지니어 |
교육 내용 | FPGA 구조 이해를 통한 MIG 이해 및 구성, MIG 디자인 Simulation을 통한 동작 검증, Vivado IPI 이용 MIG 디자인 구성 |