Vivado HLS 교육 과정 소개


1. 교육소개

시스템 반도체 설계 전문기업 ㈜리버트론은 자일링스사의 국내 공인 인증 교육 프로그램인 ATP(Authorized Training Provider)를 운영하여 FPGA 및 임베디드 시스템 설계에 대한 다양한 교육 프로그램을 진행하고 있습니다.  Vivado HLS Xilinx사에서 제공하는 Language 변환 SW입니다. 기존에 FPGA를 개발하기 위해서는 HDL(Hardware Description Language) 위주로 사용을 했었지만, 점차 FPGA도 사용영역이 및 지원하는 Language 영역이 넓어지고 있으며 그러한 변화의 선두적인 SW HLS입니다. 그래서 HLS SW의 코드인 C코드를 HDL IP 타입으로 변환하여 FPGA에 적용 가능하도록 지원하는 SW입니다. 기능적으로는 순차방식의 C코드와 병렬구조의 HDL의 동작 형태가 다르므로 이러한 다른 점을 HDL로 변환할 때 사용자의 목적에 맞게 변환을 해야 하는데 이러한 역할을 해주는 SW이며 또한 그렇게 만들어진 로직을 IP화하여 사용자의 다른 프로젝트에도 적용이 가능하도록 지원하고 있습니다. 그래서 HLS HDL이외의 C코드를 변환하여 사용하시거나 HDL로 구성하기 힘든 로직을 C코드로 작성하여 FPGA를 사용하려는 사용자나 엔지니어에게 사용하기에 적합한 교육입니다.

2. 교육목표

- Vivado HLS 사용 Flow 이해.

- Vivado HLS 이용 사용 목적에 맞는 옵션 이해.

- Vivado HLS 이용 FPGA에 적용 이해.

3. 교육대상

- Vivado를 이용하여 FPGA 사용 경험이 있는 HW 또는 SW 설계 경험자.

- SW엔지니어가 작성한 C코드를 7-Series FPGA에 적용 개발을 해야 하는 사용자.

4. 교육 전 선수과목

- FPGA 아키텍쳐 이해 및 Vivado 사용 경험.

- C Language

 

4. 교육내용 및 Lab 안내

1 일차(이론) 

- Vivado HLS 소개
- Vivado HLS Flow
이해
- Vivado HLS
커맨드라인 인터페이스 이해
- Vivado HLS
이용 latency 최적화

 

2 일차(이론)


- Vivado HLS
Throughput 최적화
- Vivado HLS
의 배열 최적화
- Vivado HLS
Area 최적화
- Vivado HLS
C코드 이해.

 

Lab 실습

- Vivado HLS Flow 이해 및 구성 실습
- Vivado HLS CLI Flow
이해 및 실습
- Unrolling
최적화 구성 실습

- Throughput
최적화 구성 실습
- Memory
최적화 구성 실습.
-
시스템 통합 구성 실습

-
행렬 곱셈 구성 실습.

 

교육 진행 안내

- 수업 시간 : 오전 10:00~오후 5:00
-
수강 신청 : ㈜리버트론 교육센터 홈페이지 방문(www.libertron.com

첫째. 교육센터 클릭

둘째. 교육일정 및 수강 신청 클릭

셋째원하시는 교육과정 선택 클릭 후 하단 수강 신청에 upload합니다.

- 교육장 안내
주소 : 서울시 영등포구 당산로 41 11 (당산동 4, 당산 SK V1 Center W 1111)
(2
호선 당산역 1번 출구, 9호선 11번 출구 방면)
교육인원 미달 시 강좌가 폐강 될 수 있습니다.(최소 5)
교육장소는 강좌 별로 변경되어 진행될 수 있으니, 수강 신청 시 교육일정을 확인하시기 바랍니다.

주차장이 협소합니다. 대중 교통 이용 바랍니다.
감사합니다.
@4d4e81d3f9219886bcadb3dc9b503f82@h*@4d4e81d3f9219886bcadb3dc9b503f82@